包装

仕様

アルテラfpga開発ボードep2c8q208niosiiの最小システム学習ボード

層pcb基板設計、 回路基板から飛び込んで専門の試験、 安定した回路基板およびpllかつ信頼性の高い電源部分が処理されを介して・π;- 型フィルタ、 週間参照の功績のある実験ボックスデザイン、 高の利用- コスト電源フィルタリングの取引を行うタンタルコンデンサ! 安定した、 信頼できる性能、 美しい構造。 サポートfpga/niosii開発、 すべてのピン挙げることができることから直接ボード、 ユーザ- にやさしい、 pllリソース予約されてい。

オンボードfpga1ep2c8q208c8- コアチップ;
オンボード2sdram- k4s641632- uc60? またはhy57v641620ftp-7,2sdram64mビット容量互換、 独立性ピン、 運営するプログラムを作るために用いられる実験的なスペースniosii
。アクティブ350mhzの結晶、 マスタークロックを提供するシステムを介して動作し22オーム抵抗器接続のみマッチングclk0およびclk4,として使用することができシステムクロック;
。電源入力45v5mm対外経済、 とともにポジティブの内径3.5mm;
5電源スイッチ、 顔開発ボード、 パワーアップ;
。ラジコン6ボタン、 fpga再構成ボタン、 押さし、、、 システム再- 読んで構成をepcs4や仕事からチップのプログラム;
。7rstボタン、 ユーザはio、 ユーザーの入力として使用することができキーを使用する、 もこもシステムリセットボタンに割り当てられた;
。逆電力を防ぎ8in5822ダイオード、 高- スピードショットキーダイオード;
作業灯d29電力;
。1025x2ダブル- 行間2.54ユーザーインターフェイス;
ユーザー主導- d11.14,独立したピン、 なしで多重化インタフェースボード;
ダウンロード12インジケータd1,通常外に出る、 は、 ダウンロード時間が点灯されるときにボタンが押されたラジコンが点灯
13.jtagダウンロードインターフェイス、 対応するsofファイルはダウンロードされたファイル、 非常に高速、 jtagプログラムをダウンロードに直接fpga、 が電源- ダウンプロセスが失われた、 通常の使用をお勧めしjtagモードを学ぶ、 は、 最後の時間、 硬化プロセスを介しての方法aspプログラムにダウンロードすることができ、 チップ構成;
14.aspダウンロードインターフェイス、 pof対応するファイルのダウンロードが完了、 jtag速度は比較的ゆっくりとした、 し、 必要性が再する- をダウンロードケーブルを抜いてパワーと、 作業するために、 操作は比較的トラブル、 しないでください学習時間の使用をお勧めし、 最後の操作電力が必要の場合は再使用aspダウンロードモード;
15.4- ワイヤーrs232シリアル通信インタフェースおよびsramチップセレクトジャンパ選択可能; インタフェースボードと接続するとき、、 ピンに多重化;
。1625x2ダブル- 行間2.54ユーザーインターフェイス;
サポート17ネジの柱;
。181085-3.3vチップ電圧レギュレータ;
。191117-1.2vレギュレータチップ、 fpgaコア電圧を提供する;
。20is61lv25616al256kx16bsramチップ、( 注はオプションです);
。- 21at24c02i2cメモリデバイス;
22.epcs4チップ構成( 4mb)

船積みのリスト
最小システムボードep2c8×1ピース
×1サポートcd

お取引の流れ→ (詳細を確認こちらをクリツク！)